在该公司的北美技术研讨会上，台积电业务发展和海外运营办公室高级副总裁兼联合首席运营官 Kevin Zhang 称其为“最后也是最好的 finfet 节点”。
本文引用地址：
台积电的策略是开发 N3 工艺的多种变体，创建一个全面的、可定制的硅资源。“我们的目标是让集成芯片性能成为一个平台，”Zhang 说。
截至目前，可用或计划中 N3 变体是：
N3B：基准 3nm 工艺。
N3E：成本优化的版本，具有更少的 EUV 层数，并且没有 EUV 双重图形。它的逻辑密度低于 N3，但具有更好的良率。
N3P：N3E 的增强版本，在相同速度下性能提高 5% 或功耗降低 5-10%，并为混合设计提供 4% 的晶体管密度增加。
N3X：针对 HPC，它允许更高的电压和最大的时钟频率。它在 5V 电压下提供的速度比 N3P 高 1.2%。
N3S：一种高密度变体，旨在最大限度地提高晶体管密度，可能使用单鳍库，并可能采用背面供电。
N3RF：用于射频产品
N3A： 用于汽车产品
N3C：适用于超值产品
0 条